技術領域

本發明涉及半導體器件制造的技術領域，特別涉及一種改善SGT閾值電壓穩定性的工藝方法及SGT器件。

背景技術

MOSFET大致可以分為以下幾類：平面型MOSFET；Trench （溝槽型）MOSFET，主要用于低壓領域；SGT（Shielded Gate Transistor，屏蔽柵溝槽）MOSFET，主要用于中壓和低壓領域；SJ-（超結）MOSFET，主要在高壓領域應用。

其中，SGT MOSFET結構具有電荷耦合效應，在傳統溝槽型MOSFET器件PN結垂直耗盡的基礎上引入了水平耗盡，在采用同樣摻雜濃度的外延材料規格情況下，器件可以獲得更高的擊穿電壓。較深的溝槽深度，可以利用更多的硅體積來吸收EAS（Energy AvalancheStress，雪崩能量測試）能量，所以SGT在雪崩時更能承受雪崩擊穿和浪涌電流。在開關電源、電機控制、動力電池系統等應用領域中，SGT MOSFET配合先進封裝，非常有助于提高系統的效能和功率密度。

MOS器件的閾值電壓，是指器件的漏源剛好導通時的柵電壓，閾值電壓的大小需求主要是由應用的驅動電壓來決定。閾值電壓的穩定性非常重要，特別是在多MOS并聯的應用中（如電機控制、BMS等），如果閾值電壓差別較大，最高開啟的器件會由于大電流而導致熱失效。

在SGT工藝制造過程中，制造工藝會存在不穩定的現象，比如溝槽尺寸、溝槽深度、注入劑量和能量的穩定性，熱過程的穩定性及介電層和通孔尺寸等等。而影響SGT閾值電壓的主要因素有柵氧化層厚度和質量、雜質離子注入濃度、溝槽尺寸、通孔尺寸、熱處理的均勻性以及一致性等。隨著線寬等逐漸減小，溝槽尺寸、通孔尺寸等與閾值電壓的相關性越來強，對于溝槽尺寸和通孔尺寸的控制和搭配也變得更為重要。

發明內容

基于此，本發明旨在解決現有技術中，由溝槽尺寸和通孔尺寸波動和不匹配引起的閾值電壓的大幅波動的問題。工藝方法包括：

1、提供一外延襯底，并在外延襯底上沉積具有復合結構的掩膜層；

2、在沉積有掩膜層的外延襯底上進行蝕刻，以形成溝槽；

3、獲取第一目標值，并對溝槽的寬度進行測量，得到溝槽寬度值，將溝槽寬度值與第一目標值作差，得到第一差值；

4、將第一差值輸入映射模型中，輸出對應的第一目標檔位。此前，要建立預設范圍值與各第一目標檔位的映射關系，以得到映射模型，映射模型用于輸入一具體值，輸出其所在預設范圍值對應的第一目標檔位。第一目標檔位包括三個子檔位，第一子檔位對應的預設范圍值為[-0.1μm，-0.05μm]，第二子檔位對應的預設范圍值為（-0.05μm，0.05μm），第三子檔位對應的預設范圍值為[0.05μm，0.1μm]。

5、在溝槽中形成柵極，然后控制源極離子注入，并根據第一目標檔位，調用對應的光刻程序，以對通孔的刻蝕進行控制。具體細分為：

（1）通過熱氧化的方式，在溝槽內壁生長第一氧化層，第一氧化層作為屏蔽柵側壁的介質層。第一氧化層的生長溫度為800℃~1100℃，生長厚度為4000?~6000?；

（2）在溝槽內填充屏蔽柵多晶硅，并采用CMP技術磨平后回刻，以在溝槽內形成屏蔽柵；

（3）采用濕法刻蝕技術將側壁的介質層刻蝕預設深度，填充柵極與屏蔽柵之間的隔離氧化層，然后通過熱氧化生長第二氧化層，以形成柵氧化層。預設深度為1.5μm~2.5μm，第二氧化層的厚度為400?~600?；

（4）在第二氧化層上沉積多晶硅，以使多晶硅填滿溝槽，并采用CMP技術磨平，以完成柵極的制作。

6、獲取第二目標值，并對通孔的寬度進行測量，得到通孔寬度值，將通孔寬度值與第二目標值作差，得到第二差值；

7、將第二差值輸入映射模型中，輸出對應的第二目標檔位。第二目標檔位包括三個子檔位，第一子檔位對應的預設范圍值為[-0.15μm，-0.05μm]，第二子檔位對應的預設范圍值為（-0.05μm，0.05μm），第三子檔位對應的預設范圍值為[0.05μm，0.15μm]。

8、判斷第一目標檔位與第二目標檔位是否為同一檔位；

若是，則控制工藝流程結束；

若否，則重新調試光刻程序，以使最終刻蝕的第一差值和第二差值所屬檔位相同。

改善效果

通過控制溝槽尺寸和通孔尺寸波動和不匹配，從而有效改善閾值電壓的穩定性。

具體實施方式

在SGT MOS生產工藝中，為了降低接觸電阻，通過降低基區的電阻，從而可以提升芯片抗電流沖擊能力，在通孔這一工藝中，需要進行重摻雜離子注入及熱處理，由于芯片上重復單元的尺寸越來越小，離子將擴散到溝道附近，影響閾值電壓。其中，溝槽尺寸大小會影響有源區的大小，進而影響通孔到溝道的距離，從而影響閾值電壓的穩定性。

S01：提供一外延襯底，并在外延襯底上沉積具有復合結構的掩膜層；

具體的，首先提供一外延襯底，可以為硅襯底，外延襯底不限定N襯底或P襯底，并在外延襯底上沉積具有復合結構的掩膜層，其中，掩膜層依次由第一氧化層、氮化層以及第二氧化層組成，也即ONO(氧化層/氮化層/氧化層)結構，氮化層為氮化硅，其中，氧化層與基晶的結合較氮化層好，而氮化層居中，則可阻擋缺陷的延展，故此三層結構可互補所缺。

當掩膜層制備完成后，在沉積有掩膜層的外延襯底上進行蝕刻，以形成溝槽。溝槽越深，蝕刻時所需的光阻就越厚，但是，光阻太厚曝光后容易倒掉，因此，需要掩膜層來替代光阻的作用，以此減薄光阻，除了刻蝕溝槽外，還可以作為CMP以及HDP的阻擋層，以保護襯底表面不會被損傷。

第一目標值為溝槽在設計時的理論寬度值，當形成溝槽后，可以通過圖像識別的方式，先對溝槽進行拍攝，然后對拍攝得到的溝槽圖片進行識別，以獲取溝槽寬度值，或者使用金相顯微鏡，通過人工的方式對溝槽寬度進行測量，以獲取溝槽寬度值，再將溝槽寬度值與理論寬度值作差，得到第一差值。

在將第一差值輸入映射模型之前，先要建立映射模型，其中，建立預設范圍值與各第一目標檔位的映射關系，以得到映射模型，映射模型用于輸入一具體值，輸出其所在預設范圍值對應的第一目標檔位。

為了確保通孔與溝槽（導電溝道）的距離保持不變，通過根據不同的溝槽寬度，調節通孔曝光時的工藝程序，相應的改變通孔的寬度，這樣就能補償溝槽寬度帶來的影響。